避免 PCB 中的信號(hào)完整性問(wèn)題對(duì)設(shè)計(jì)人員來(lái)說(shuō)是一項(xiàng)極其復(fù)雜的任務(wù)。它需要深入了解信號(hào)完整性設(shè)計(jì)規(guī)則和技術(shù)。隨著更快邏輯系列的推出，設(shè)計(jì)人員已經(jīng)意識(shí)到簡(jiǎn)單的 PCB 布局無(wú)法滿(mǎn)足信號(hào)完整性要求。

高速設(shè)計(jì)帶有特殊的信號(hào)完整性問(wèn)題，如果處理不當(dāng)，可能會(huì)讓您頭疼。始終建議工程師考慮某些最佳PCB 設(shè)計(jì)服務(wù)，以最大限度地減少早期設(shè)計(jì)周期中的信號(hào)完整性問(wèn)題，從而避免昂貴的設(shè)計(jì)迭代。 

隨著我們的繼續(xù)，我們將提供有關(guān)以下主題的更多見(jiàn)解：

• 什么是 PCB 中的信號(hào)完整性？

• PCB 中的信號(hào)完整性需求

• 導(dǎo)致 PCB 信號(hào)完整性問(wèn)題的 9 個(gè)因素

什么是 PCB 中的信號(hào)完整性？

信號(hào)完整性 (SI) 表示信號(hào)無(wú)失真?zhèn)鞑サ哪芰Α?/span>信號(hào)完整性只不過(guò)是通過(guò)傳輸線(xiàn)的信號(hào)質(zhì)量。當(dāng)信號(hào)從驅(qū)動(dòng)器傳輸?shù)浇邮掌鲿r(shí)，它給出了信號(hào)衰減量的測(cè)量值。這個(gè)問(wèn)題在較低頻率下不是主要問(wèn)題，但當(dāng) PCB 以更高速度和高頻 (> 50MHz) 運(yùn)行時(shí)，這是一個(gè)需要考慮的重要因素。在高頻狀態(tài)下，信號(hào)的數(shù)字和模擬方面都需要處理。

傳輸介質(zhì)對(duì)信號(hào)完整性的影響。

當(dāng)信號(hào)從驅(qū)動(dòng)器傳播到接收器時(shí)，它不會(huì)保持不變，最初發(fā)送的任何內(nèi)容都會(huì)以不同程度的失真被接收。這種信號(hào)失真是由阻抗失配、反射、振鈴、串?dāng)_、抖動(dòng)和地彈等因素造成的。設(shè)計(jì)人員的主要目標(biāo)應(yīng)該是盡量減少這些因素，以便原始信號(hào)能夠以最小的失真到達(dá)目的地。還需要特別注意保持信號(hào)質(zhì)量并控制它們?cè)陔娮与娐分械牟涣加绊憽?/span>閱讀我們關(guān)于使用 Altium 控制阻抗路由的文章。

PCB 中的信號(hào)完整性需求

當(dāng)我們?cè)?PCB 中遇到信號(hào)完整性問(wèn)題時(shí)，它可能無(wú)法按預(yù)期工作。它可能以不可靠的方式工作——有時(shí)有效，有時(shí)無(wú)效。它可能在原型階段工作，但在批量生產(chǎn)中經(jīng)常失??；它可以在實(shí)驗(yàn)室中工作，但在現(xiàn)場(chǎng)不可靠；它在舊的生產(chǎn)批次中工作，但在新的生產(chǎn)批次中失敗，等等。在以下情況下，信號(hào)已失去完整性：

• 它被扭曲，即它的形狀從所需的形狀改變

• 不需要的電噪聲疊加在信號(hào)上，降低了其信噪比 (S/N)

• 它會(huì)為板上的其他信號(hào)和電路產(chǎn)生不需要的噪聲

在以下情況下，PCB 被認(rèn)為具有必要的信號(hào)完整性：

• 其內(nèi)的所有信號(hào)均無(wú)失真?zhèn)鞑?/span>

• 其設(shè)備和互連不會(huì)受到來(lái)自其附近其他電氣產(chǎn)品的外來(lái)電噪聲和電磁干擾 (EMI) 的影響，符合或優(yōu)于監(jiān)管標(biāo)準(zhǔn)

• 它不會(huì)在連接到它或其附近的其他電路/電纜/產(chǎn)品中產(chǎn)生、引入或輻射 EMI，符合或優(yōu)于監(jiān)管標(biāo)準(zhǔn)

導(dǎo)致 PCB 中信號(hào)完整性下降的因素：

一般來(lái)說(shuō)，快速的信號(hào)上升時(shí)間和高信號(hào)頻率會(huì)增加信號(hào)完整性問(wèn)題。出于分析目的，我們可以將各種信號(hào)完整性問(wèn)題分為以下幾類(lèi)：

1. 不受控制的線(xiàn)路阻抗導(dǎo)致信號(hào)衰減

網(wǎng)絡(luò)上的信號(hào)質(zhì)量取決于信號(hào)走線(xiàn)的特性及其返回路徑。在線(xiàn)路上傳輸過(guò)程中，如果信號(hào)遇到線(xiàn)路阻抗的變化或不均勻，它會(huì)受到反射，引起振鈴和信號(hào)失真。 

此外，信號(hào)上升時(shí)間越快，不受控制的線(xiàn)路阻抗變化引起的信號(hào)失真就越大。我們可以通過(guò)以下方式減少或消除線(xiàn)路阻抗變化，從而最大限度地減少由于反射引起的信號(hào)失真：

• 確保信號(hào)線(xiàn)及其返回路徑充當(dāng)具有統(tǒng)一受控阻抗的統(tǒng)一傳輸線(xiàn)。

• 將信號(hào)返回路徑作為靠近信號(hào)層放置的統(tǒng)一平面。

• 確保受控阻抗信號(hào)線(xiàn)看到匹配的源阻抗和接收器阻抗——與信號(hào)線(xiàn)的特征阻抗相同。這可能需要在源端和接收器端添加適當(dāng)?shù)慕K端電阻。

2. 由于其他阻抗不連續(xù)性導(dǎo)致的信號(hào)劣化

阻抗不連續(xù)會(huì)導(dǎo)致振鈴和信號(hào)失真。

正如我們之前提到的，如果信號(hào)在其傳播過(guò)程中遇到阻抗不連續(xù)，它將遭受反射，從而導(dǎo)致振鈴和信號(hào)失真。在遇到以下情況之一時(shí)，線(xiàn)路阻抗將出現(xiàn)不連續(xù)性：

• 當(dāng)信號(hào)在其路徑中遇到過(guò)孔時(shí)。

• 當(dāng)一個(gè)信號(hào)分支成兩條或更多條線(xiàn)時(shí)。

• 當(dāng)信號(hào)返回路徑平面遇到不連續(xù)性時(shí)，例如當(dāng)線(xiàn)路短截線(xiàn)連接到信號(hào)線(xiàn)時(shí)平面中的分裂。

• 當(dāng)線(xiàn)路短截線(xiàn)連接到信號(hào)線(xiàn)時(shí)。

• 當(dāng)信號(hào)線(xiàn)從源端開(kāi)始時(shí)。

• 當(dāng)信號(hào)線(xiàn)在接收端終止時(shí)。

• 當(dāng)信號(hào)和返回路徑連接到連接器引腳時(shí)。

而且，信號(hào)上升時(shí)間越快，由阻抗不連續(xù)引起的信號(hào)失真就越大。我們可以通過(guò)以下方式最大限度地減少由于線(xiàn)路阻抗不連續(xù)引起的信號(hào)失真：

• 通過(guò)使用較小的微過(guò)孔和 HDI PCB 技術(shù)，最大限度地減少由過(guò)孔和過(guò)孔短截線(xiàn)引起的不連續(xù)性的影響。

• 減少跟蹤存根長(zhǎng)度。

• 當(dāng)一個(gè)信號(hào)在多個(gè)地方使用時(shí)，以菊花鏈方式布線(xiàn)而不是多點(diǎn)分支。

• 在源端和接收端使用合適的終端電阻。

• 使用差分信號(hào)和緊密耦合的差分對(duì)，它們本質(zhì)上更不受信號(hào)返回路徑平面不連續(xù)性的影響。

• 確保在發(fā)生不連續(xù)的連接器處，信號(hào)線(xiàn)盡可能短，信號(hào)返回路徑盡可能寬。

3. 傳播延遲導(dǎo)致信號(hào)劣化

信號(hào)在 PCB 上從源傳輸?shù)浇邮掌魉璧臅r(shí)間有限。信號(hào)延遲與信號(hào)線(xiàn)長(zhǎng)度成正比，與特定 PCB 層上的信號(hào)速度成反比。如果數(shù)據(jù)信號(hào)和時(shí)鐘信號(hào)與整體延遲不匹配，它們將在不同的時(shí)間到達(dá)接收器進(jìn)行檢測(cè)，這會(huì)導(dǎo)致信號(hào)偏移；過(guò)大的偏斜會(huì)導(dǎo)致信號(hào)采樣錯(cuò)誤。隨著信號(hào)速度變得更高，采樣率也更高，并且允許的偏斜變得更小，由于偏斜導(dǎo)致更大的錯(cuò)誤傾向。

提示：可以通過(guò)信號(hào)延遲匹配（主要是走線(xiàn)長(zhǎng)度匹配）來(lái)最小化一組信號(hào)線(xiàn)中的歪斜。

4. 信號(hào)衰減導(dǎo)致信號(hào)衰減

由于傳導(dǎo)跡線(xiàn)電阻（由于趨膚效應(yīng)在較高頻率下會(huì)增加）和介電材料損耗因數(shù) Df 引起的損耗，信號(hào)在 PCB 線(xiàn)路上傳播時(shí)會(huì)遭受衰減。這兩種損耗都隨著頻率的增加而增加，因此信號(hào)的高頻分量將比低頻分量遭受更大的衰減；這會(huì)導(dǎo)致信號(hào)帶寬降低，進(jìn)而導(dǎo)致信號(hào)上升時(shí)間增加導(dǎo)致信號(hào)失真；過(guò)度的信號(hào)上升時(shí)間增加導(dǎo)致數(shù)據(jù)檢測(cè)錯(cuò)誤。

提示：當(dāng)信號(hào)衰減是一個(gè)重要的考慮因素時(shí)，必須選擇正確類(lèi)型的低損耗高速材料并適當(dāng)控制走線(xiàn)幾何形狀以最大限度地減少信號(hào)損耗。

5.串?dāng)_噪聲導(dǎo)致信號(hào)劣化

相鄰 PCB 信號(hào)線(xiàn)上的串?dāng)_。

信號(hào)線(xiàn)或返回路徑平面上的快速電壓或電流轉(zhuǎn)換可能會(huì)耦合到相鄰的信號(hào)線(xiàn)上，從而在相鄰的信號(hào)線(xiàn)上導(dǎo)致稱(chēng)為串?dāng)_和開(kāi)關(guān)噪聲的不需要的信號(hào)。由于走線(xiàn)之間的互電容和互感而發(fā)生耦合。可以通過(guò)增加走線(xiàn)之間的空間來(lái)減少這種互電容和電感耦合。根據(jù)經(jīng)驗(yàn)，空間應(yīng)該是走線(xiàn)寬度 (3W) 的三倍。與往常一樣，更快的上升時(shí)間信號(hào)會(huì)產(chǎn)生更多的串?dāng)_和開(kāi)關(guān)噪聲。

串?dāng)_和開(kāi)關(guān)噪聲可以通過(guò)以下方式降低：

• 增加相鄰信號(hào)走線(xiàn)之間的間隔。

• 使信號(hào)返回路徑盡可能寬，并且像統(tǒng)一平面一樣均勻，并避免分裂返回路徑。

• 使用介電常數(shù)較低的 PCB 材料。

• 使用差分信號(hào)和緊密耦合的差分對(duì)，它們本質(zhì)上更不受串?dāng)_的影響。

6. 電源和地面分配網(wǎng)絡(luò)導(dǎo)致的信號(hào)衰減

電源和接地軌或路徑或平面具有非常低但有限的非零阻抗。當(dāng)輸出信號(hào)和內(nèi)部柵極切換狀態(tài)時(shí)，通過(guò)電源和接地軌/路徑/平面的電流會(huì)發(fā)生變化，從而導(dǎo)致電源和接地路徑中的電壓下降。這將降低設(shè)備電源和接地引腳上的電壓。這種情況的頻率越高，信號(hào)轉(zhuǎn)換時(shí)間越快，并且同時(shí)切換狀態(tài)的線(xiàn)路數(shù)量越多，電源和接地軌上的電壓下降就越大。這將降低信號(hào)的噪聲容限，如果過(guò)多，則會(huì)導(dǎo)致設(shè)備出現(xiàn)故障。

為了減少這些影響，配電網(wǎng)絡(luò)的設(shè)計(jì)必須使電力系統(tǒng)的阻抗最小化：

• 電源層和接地層應(yīng)盡可能靠近并盡可能靠近 PCB 表面。這將減少通孔電感。

• 應(yīng)在電源和接地軌之間使用多個(gè)低電感去耦電容器，并且它們應(yīng)盡可能靠近器件電源和接地引腳放置。

• 使用帶有短引線(xiàn)的器件封裝。

• 為電源和接地使用薄的高電容磁芯可顯著增加電容并降低電源和接地軌之間的阻抗。閱讀我們?nèi)绾螠p少 PCB 布局中的寄生電容。

7. EMI/EMC 導(dǎo)致的信號(hào)衰減

EMI/EMC 隨著頻率和更快的信號(hào)上升時(shí)間而增加。對(duì)于單端信號(hào)電流，輻射遠(yuǎn)場(chǎng)強(qiáng)度隨頻率線(xiàn)性增加，與差分信號(hào)電流成正比。閱讀EMI 和 EMC 的 PCB 設(shè)計(jì)指南以獲取詳細(xì)說(shuō)明。

提示：也可以通過(guò)減小電流環(huán)路面積來(lái)降低 EMI。

8. 由于via stub 和trace stub 導(dǎo)致的信號(hào)完整性問(wèn)題

過(guò)孔存根是不用于信號(hào)傳輸?shù)倪^(guò)孔部分。過(guò)孔短截線(xiàn)充當(dāng)具有特定諧振頻率的諧振電路，在該頻率下它可以在其中存儲(chǔ)最大能量。如果信號(hào)在該頻率處或附近具有顯著分量，則該信號(hào)分量將由于通孔短截線(xiàn)在其諧振頻率處的能量需求而嚴(yán)重衰減。在下面描述的示例中，通孔的部分A用于從外層上的導(dǎo)體C1到內(nèi)層上的導(dǎo)體Cn 的信號(hào)傳播。但通孔的B部分是無(wú)關(guān)緊要的——因此，是通孔存根。在此處了解有關(guān)過(guò)孔存根及其對(duì)信號(hào)衰減和數(shù)據(jù)傳輸速率的影響的更多信息。

Via stub 導(dǎo)致 PCB 中的嚴(yán)重信號(hào)衰減。

長(zhǎng)短線(xiàn)跡線(xiàn)可能充當(dāng)天線(xiàn)，因此會(huì)增加遵守 EMC 標(biāo)準(zhǔn)的問(wèn)題。短線(xiàn)跡線(xiàn)還會(huì)產(chǎn)生反射，對(duì)信號(hào)完整性產(chǎn)生負(fù)面影響。高速信號(hào)上的上拉或下拉電阻是短線(xiàn)的常見(jiàn)來(lái)源。如果需要此類(lèi)電阻器，則將信號(hào)路由為菊花鏈。 

通過(guò)實(shí)施菊花鏈路由避免存根跟蹤。

9. 地彈引起的信號(hào)完整性問(wèn)題

由于電流過(guò)大，電路的接地參考電平偏離了原來(lái)的電平。這是由于接地電阻和互連電阻（例如鍵合線(xiàn)和跡線(xiàn)）造成的。因此，地中不同點(diǎn)的地電壓電平會(huì)有所不同。這被稱(chēng)為接地反彈，因?yàn)榻拥仉妷簳?huì)隨電流而變化。

減少地彈的技巧：

• 實(shí)現(xiàn)去耦電容到本地接地。

• 包含串聯(lián)的限流電阻。

• 將去耦電容器靠近引腳放置。

• 運(yùn)行適當(dāng)?shù)牡孛妗?/span>

信號(hào)的上升時(shí)間是 SI 問(wèn)題中的一個(gè)關(guān)鍵參數(shù)。為了獲得所需的信號(hào)完整性水平，我們應(yīng)該關(guān)注阻抗控制、衰減、地彈、傳播延遲和 EMI/EMC。在 PCB 的設(shè)計(jì)階段應(yīng)采取信號(hào)完整性措施，因?yàn)槲覀儾荒軙r(shí)不時(shí)地提出新設(shè)計(jì)。最好事先處理它，而不是讓它實(shí)時(shí)破壞設(shè)備的性能。查看有關(guān)如何實(shí)現(xiàn)穩(wěn)健的 PCB 設(shè)計(jì)工作流程以實(shí)現(xiàn)信號(hào)完整性的帖子？收集有關(guān) PCB 設(shè)計(jì)信號(hào)完整性的更多信息。